FPGA 설계툴
기관명 | ZEUS |
---|---|
장비번호 | |
제작사 | Mentor 등 2개사 |
모델명 | ModelSim |
장비사양 | |
취득일자 | 2008-01-22 |
취득금액 |
보유기관명 | 정보통신산업진흥원 부설 알에프아이디유에� |
---|---|
보유기관코드 | |
활용범위 | |
활용상태 | |
표준코드 | E202 |
표준분류명 | 시험·검사장비,기타장비 |
시설장비 설명 | VHDL/Verilog 언어를 이용한 Logic 설계, Logic의 Function/Timing Simulation, 논리합성 등의 설계/검증/구현기능 등 통합개발환경을 제공하며, FPGA 보드 Layout 최적화 설계를 수행하고, 구현된 FPGA 보드의 기능 검증함. Major Benefits Assists engineers in analyzing, assessing, and visualizing complex RTL designs Aids in design creation with a suite of advanced design editors Provides built-in interfaces to other EDA and version management solutions Allows custom integration via Tcl API Forms a part of Mentor Graphics complete design solution for FPGA and ASIC development |
장비이미지코드 | http://www.zeus.go.kr/storage/images/equip/photo/.thumb/OGfKTxfJ2H4snWtjQVER_w600.jpg |
장비위치주소 | 인천광역시 연수구 송도동 11-13 RFID/USN센터 |
NFEC 등록번호 | NFEC-2009-04-070284 |
예약방법 | |
카타로그 URL | |
메뉴얼 URL | |
원문 URL | http://www.zeus.go.kr/equip/read?equipId=Z-RUC-00075 |
첨부파일 |
과학기술표준분류 | |
---|---|
ICT 기술분류 | |
주제어 (키워드) |