- HOME
- 홈페이지 이용안내
논문 기본정보
기준 클럭 발생을 위한 저 젼력, 저 잡음 DLL기반 주파수 체배기
논문 개요
| 기관명 | NDSL |
|---|---|
| 저널명 | 한국산업정보학회논문지 = Journal of the Korea Industrial Information Systems Research |
| ISSN | 1229-3741, |
| ISBN |
논문저자 및 소속기관 정보
| 저자(한글) | 김형필,황인철 |
|---|---|
| 저자(영문) | |
| 소속기관 | |
| 소속기관(영문) | |
| 출판인 | |
| 간행물 번호 | |
| 발행연도 | 2013-01-01 |
| 초록 | 본 논문은 DLL 기술을 사용하여서 낮은 위상잡음을 갖는 주파수 체배기를 설계 하였다. VCDL은 공통모드 잡음을 줄이기 위해서 차동구조를 이용하여 설계 되었다. 이번 설계는 65nm, 1.2V TSMC CMOS 공정을 이용 하였고, 동작 주파수 범위는 10MHz에서 24MHz로 측정되었다. TCXO를 기준 주파수로 사용하여 위상잡음을 측정하였을 때 38.4MHz의 출력에서 1MHz offset 기준으로 -125dBc/Hz가 측정되었다. 총 면적은 $0.032mm^2$ 을 사용하였고, 출력 버퍼를 포함하여 총 1.8mA의 전류를 칩에서 소비하였다. |
| 원문URL | http://click.ndsl.kr/servlet/OpenAPIDetailView?keyValue=03553784&target=NART&cn=JAKO201333651559205 |
| 첨부파일 |
추가정보
| 과학기술표준분류 | |
|---|---|
| ICT 기술분류 | |
| DDC 분류 | |
| 주제어 (키워드) | 위상잡음,주파수 체배기,DLL,VCDL,Phase noise,frequency multiplier |