기업조회

본문 바로가기 주메뉴 바로가기

특허/실용신안

FPGA 블록 내의 자동 패턴 생성을 위한 가속 및 메모리 상의 가속을 갖는 시험기

특허 실용신안 개요

기관명, 출원인, 출원번호, 출원일자, 공개번호, 공개일자, 등록번호, 등록일자, 권리구분, 초록, 원본url, 첨부파일 순으로 구성된 표입니다.
기관명 NDSL
출원인 주식회사 아도반테스토
출원번호 10-2015-7025775
출원일자 2015-09-18
공개번호 20160218
공개일자 0000-00-00
등록번호
등록일자 0000-00-00
권리구분 KUPA
초록 반도체 디바이스들의 고속 시험을 수행할 수 있는 자동 시험 장비가 제시된다.자동 시험 장비 장치는 시험기 프로세서를 포함하는 컴퓨터 시스템을 포함하고, 시험기 프로세서는 복수의 FPGA 컴포넌트들에 통신가능하게 연결된다.복수의 FPGA 컴포넌트들의 각각은 메모리 모듈에 연결되고, 시험기 프로세서로부터의 커맨드들 및 데이터를 수신하도록 동작가능한 업스트림 포트; 복수의 DUT들로부터의 각각의 DUT와 통신하도록 동작가능한 다운스트림 포트; 및 복수의 하드웨어 가속기 회로들을 포함하고, 가속기 회로들의 각각은 복수의 DUT들 중 하나와 통신하도록 구성된다.복수의 하드웨어 가속기 회로들의 각각은 복수의 DUT들 중 하나에 기록될 시험 패턴 데이터를 자동으로 생성하도록 구성가능한 패턴 생성기 회로, 및 복수의 DUT들 중 하나로부터 판독된 데이터를 복수의 DUT들 중 하나에 기록된 시험 패턴 데이터와 비교하도록 구성된 비교기 회로를 포함한다.
원문URL http://click.ndsl.kr/servlet/OpenAPIDetailView?keyValue=03553784&target=KUPA&cn=KOR1020157025775
첨부파일

추가정보

과학기술표준분류, ICT 기술분류, IPC분류체계CODE, 주제어 (키워드) 순으로 구성된 표입니다.
과학기술표준분류
ICT 기술분류
IPC분류체계CODE G01R-031/28,G01R-031/3183,G01R-031/319
주제어 (키워드)