기업조회

본문 바로가기 주메뉴 바로가기

특허/실용신안

반도체 장치의 제작 방법

특허 실용신안 개요

기관명, 출원인, 출원번호, 출원일자, 공개번호, 공개일자, 등록번호, 등록일자, 권리구분, 초록, 원본url, 첨부파일 순으로 구성된 표입니다.
기관명 NDSL
출원인 가부시키가이샤 한도오따이 에네루기 켄큐쇼
출원번호 10-2016-0036170
출원일자 2016-03-25
공개번호 20160414
공개일자 0000-00-00
등록번호
등록일자 0000-00-00
권리구분 KUPA
초록 소스 전극층 및 드레인 전극층 표면에 산화물이나 오염물의 피막(皮膜)이 생긴 채로, 그 위에 산화물 반도체층을 형성하면, 소스 전극층 또는 드레인 전극층과 산화물 반도체막의 접촉면에 전기적으로 고저항의 계면이 형성되어, 반도체 소자의 온 전류가 억제된다. 소스 전극층 및 드레인 전극층의 표면을 플라즈마에 의하여 스퍼터링 처리하여, 상기 소스 전극층 및 드레인 전극층을 대기에 노출시키지 않고, 상기 소스 전극층 및 드레인 전극층 위에 연속적으로 In, Ga, 및 Zn를 포함하는 산화물 반도체층이 형성된다.
원문URL http://click.ndsl.kr/servlet/OpenAPIDetailView?keyValue=03553784&target=KUPA&cn=KOR1020160036170
첨부파일

추가정보

과학기술표준분류, ICT 기술분류, IPC분류체계CODE, 주제어 (키워드) 순으로 구성된 표입니다.
과학기술표준분류
ICT 기술분류
IPC분류체계CODE H01L-029/786,H01L-021/02,H01L-021/203,H01L-021/66,H01L-027/12,H01L-027/30,H01L-029/45
주제어 (키워드)