III-N 반도체-온-실리콘 구조 및 기술
기관명 | NDSL |
---|---|
출원인 | 인텔 코포레이션 |
출원번호 | 10-2015-7009933 |
출원일자 | 2015-04-17 |
공개번호 | 20150528 |
공개일자 | 0000-00-00 |
등록번호 | |
등록일자 | 0000-00-00 |
권리구분 | KUPA |
초록 | III-N 반도체-온-실리콘 집적 회로 구조들 및 기술들이 개시된다.일부 예들에서, 구조는 핵형성 층 상에 형성된 제1 반도체 층을 포함하고, 제1 반도체 층은 핵형성 층 상에 위치하고 복수의 3D 반도체 구조를 갖는 3D GaN 층, 및 3D GaN 층 상의 2D GaN 층을 포함한다.구조는 제1 반도체 층 상에 또는 내에 형성된 제2 반도체 층도 포함할 수 있으며, 제2 반도체 층은 2D GaN 층 상의 AlGaN 및 AlGaN 층 상의 GaN 층을 포함한다.다른 구조는 핵형성 층 상에 형성된 제1 반도체 층을 포함하고, 제1 반도체 층은 핵형성 층 상의 2D GaN 층, 및 제1 반도체 층 상에 또는 내에 형성된 제2 반도체 층을 포함하며, 제2 반도체 층은 2D GaN 층 상의 AlGaN 및 AlGaN 층 상의 GaN 층을 포함한다. |
원문URL | http://click.ndsl.kr/servlet/OpenAPIDetailView?keyValue=03553784&target=KUPA&cn=KOR1020157009933 |
첨부파일 |
과학기술표준분류 | |
---|---|
ICT 기술분류 | |
IPC분류체계CODE | H01L-021/36,H01L-021/318,H01L-029/06 |
주제어 (키워드) |