직류 중첩을 사용해서 유도 자기조립 패턴 결함률을 감소시키기 위한 에칭 프로세스
기관명 | NDSL |
---|---|
출원인 | 도쿄엘렉트론가부시키가이샤 |
출원번호 | 10-2016-7008603 |
출원일자 | 2016-03-31 |
공개번호 | 20160510 |
공개일자 | 0000-00-00 |
등록번호 | |
등록일자 | 0000-00-00 |
권리구분 | KUPA |
초록 | 직류 중첩을 사용해서 유도 자기조립 패턴 결함률을 감소시키기 위한 패터닝된 유도 자기조립층을 마련하기 위한 방법이 제공된다.제1 중간층 위에 배치된 블록 공중합체층을 구비한 기판이 제공되고, 상기 블록 공중합체층은 상기 블록 공중합체층에서 제1 패턴을 규정하는 제1 위상-분리 중합체와 제2 패턴을 규정하는 제2 위상-분리 중합체를 포함한다.상기 제1 위상-분리 중합체의 상기 제1 패턴을 남겨두면서, 상기 제2 위상-분리 중합체를 제거하기 위해 제1 프로세스 조성물로 형성된 플라즈마를 사용해서 제1 플라즈마 에칭 프로세스가 수행된다.제2 프로세스 조성물로 형성된 플라즈마를 사용해서 상기 제1 패턴을 상기 제1 중간층 안으로 전사하기 위해 제2 플라즈마 에칭 프로세스가 수행된다. |
원문URL | http://click.ndsl.kr/servlet/OpenAPIDetailView?keyValue=03553784&target=KUPA&cn=KOR1020167008603 |
첨부파일 |
과학기술표준분류 | |
---|---|
ICT 기술분류 | |
IPC분류체계CODE | H01L-021/027,G03F-007/00,H01L-021/033,H01L-021/311,B82Y-030/00,B82Y-040/00 |
주제어 (키워드) |