반도체 장치, 및 그 시험 방법
기관명 | NDSL |
---|---|
출원인 | 미쓰비시덴키 가부시키가이샤 |
출원번호 | 10-2016-7023988 |
출원일자 | 2016-08-31 |
공개번호 | 20161006 |
공개일자 | 0000-00-00 |
등록번호 | |
등록일자 | 0000-00-00 |
권리구분 | KUPA |
초록 | 평가시에 있어서의 방전을 억제 가능한 기술을 제공하는 것을 목적으로 한다.반도체 장치(1)는, 소자 영역(11a) 및 종단 영역(11b)을 가지는 반도체 기체(11)와, 반도체 기체(11)의 소자 영역(11a) 중, 종단 영역(11b)으로부터 이격한 영역 상에 배치된 복수의 전극 패드(12)와, 각 전극 패드(12) 상에 개구부(13a)가 마련된 절연성의 보호막(13)과, 보호막(13) 상에 배치되고, 개구부(13a)를 거쳐서 복수의 전극 패드(12)에 각각 전기적으로 접속된 복수의 도전층(14)을 구비한다.평면에서 보아, 각 도전층(14)은 종단 영역(11b) 또는 그 근방까지 연장되어 있다. |
원문URL | http://click.ndsl.kr/servlet/OpenAPIDetailView?keyValue=03553784&target=KUPA&cn=KOR1020167023988 |
첨부파일 |
과학기술표준분류 | |
---|---|
ICT 기술분류 | |
IPC분류체계CODE | H01L-021/66,H01L-021/02,H01L-021/28,H01L-021/56 |
주제어 (키워드) |