하이브리드 상 전계 효과 트랜지스터
기관명 | NDSL |
---|---|
출원인 | 인텔 코포레이션 |
출원번호 | 10-2015-0160723 |
출원일자 | 2015-11-16 |
공개번호 | 20151203 |
공개일자 | 0000-00-00 |
등록번호 | |
등록일자 | 0000-00-00 |
권리구분 | KUPA |
초록 | 절연층이 트랜지스터 구조위에 퇴적된다.트랜지스터 구조는 기판 상의 디바이스층 위의 게이트 전극을 포함한다.트랜지스터 구조는 게이트 전극의 대향하는 측들에서의 디바이스층 상의 제1 접촉 영역 및 제2 접촉 영역을 포함한다.트렌치는 제1 접촉 영역 위에 제1 절연층 내에 형성된다.S-형상 IV 특성을 갖는 금속-절연체 상 전이 물질층이 소스측 상의 금속화층의 비아에 또는 트렌치에 퇴적된다. |
원문URL | http://click.ndsl.kr/servlet/OpenAPIDetailView?keyValue=03553784&target=KUPA&cn=KOR1020150160723 |
첨부파일 |
과학기술표준분류 | |
---|---|
ICT 기술분류 | |
IPC분류체계CODE | |
주제어 (키워드) |