| 기업공감원스톱서비스

MOS 트랜지스터를 위한 IV족 기판 상에 퇴적된 III-V 채널에 대한 고저항층

기관명, 출원인, 출원번호, 출원일자, 공개번호, 공개일자, 등록번호, 등록일자, 권리구분, 초록, 원본url, 첨부파일 순으로 구성된 표입니다.
기관명	NDSL
출원인	인텔 코포레이션
출원번호	10-2016-7001110
출원일자	2016-01-14
공개번호	20160510
공개일자	0000-00-00
등록번호
등록일자	0000-00-00
권리구분	KUPA
초록	MOS 트랜지스터들과 같은, 반도체형 디바이스들을 위한 III-V 채널층과 IV족 기판 사이에 고저항층을 이용하기 위한 기술들이 개시된다.고저항층은 직접적으로 채널을 통하는 것 이외의 경로를 따르는 소스로부터 드레인으로의 전류 흐름을 최소화(또는 제거)하는데 사용될 수 있다.일부 경우에서, 고저항층은 III-V 넓은 밴드갭층일 수 있다.일부 그와 같은 경우에서, 넓은 밴드갭층은 1.4 전자 볼트(eV)보다 더 큰 밴드갭을 가질 수 있고, 심지어 2.0 eV보다 더 큰 밴드갭을 가질 수도 있다.다른 경우들에서, 넓은 밴드갭층은 예를 들어, 산화 또는 질화를 통해 절연체로 부분적으로 또는 완전히 변환될 수 있다.최종적인 구조들에는 평면, 핀형 또는 나노와이어/나노리본 트랜지스터 아키텍처들이 사용될 수 있기에 기판 누설 문제들을 방지하는데 도움이 될 수 있다.
원문URL	http://click.ndsl.kr/servlet/OpenAPIDetailView?keyValue=03553784&target=KUPA&cn=KOR1020167001110
첨부파일

기업조회