전계 효과 트랜지스터 및 그것을 이용한 메모리 및 반도체 회로
기관명 | NDSL |
---|---|
출원인 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 |
출원번호 | 10-2016-0092168 |
출원일자 | 2016-07-20 |
공개번호 | 20160728 |
공개일자 | 0000-00-00 |
등록번호 | |
등록일자 | 0000-00-00 |
권리구분 | KUPA |
초록 | 본 발명은, 미세화한 반도체 집적회로에서 이용되는 오프 전류가 작은 전계 효과 트랜지스터(FET)를 제공한다. 절연 표면에 대략 수직으로 형성된 두께가 1 nm 이상 30 nm 이하의 박편 형상의 산화물 반도체와, 상기 산화물 반도체를 덮어 형성된 게이트 절연막과, 상기 게이트 절연막을 덮어 형성된 스트라이프 형상의 폭 10 nm 이상 100 nm 이하의 게이트를 가지는 전계 효과 트랜지스터로서, 이 구성에서는, 박편 형상의 산화물 반도체의 삼면을 게이트가 덮게 되기 때문에, 소스, 드레인으로부터 주입되는 전자를 효율적으로 배제하여, 소스와 드레인 사이를 거의 공핍화 영역으로 할 수 있고, 오프 전류를 저감할 수 있다. |
원문URL | http://click.ndsl.kr/servlet/OpenAPIDetailView?keyValue=03553784&target=KUPA&cn=KOR1020160092168 |
첨부파일 |
과학기술표준분류 | |
---|---|
ICT 기술분류 | |
IPC분류체계CODE | H01L-029/78,H01L-027/108,H01L-029/417,H01L-029/786 |
주제어 (키워드) |