기업조회

본문 바로가기 주메뉴 바로가기

특허/실용신안

독립적으로 다수의 DUT를 시험하기 위한 다수의 FPGA 기반 하드웨어 가속기 블록을 갖는 시험 아키텍처

특허 실용신안 개요

기관명, 출원인, 출원번호, 출원일자, 공개번호, 공개일자, 등록번호, 등록일자, 권리구분, 초록, 원본url, 첨부파일 순으로 구성된 표입니다.
기관명 NDSL
출원인 주식회사 아도반테스토
출원번호 10-2015-7025746
출원일자 2015-09-18
공개번호 20151112
공개일자 0000-00-00
등록번호
등록일자 0000-00-00
권리구분 KUPA
초록 반도체 디바이스의 시험을 수행하는 것이 가능한 자동화된 시험 장비(Automated Test Equipment: ATE)가 제시된다. ATE는 시험기 프로세서에 통신가능하게 연결된 시스템 제어기를 포함하는 컴퓨터 시스템을 포함한다. 시스템 제어기는 프로세서에 명령어를 송신하도록 동작가능하며, 프로세서는 복수의 피시험 디바이스(Device Under Test: DUT)들의 시험을 조정하기 위해 명령어로부터 커맨드 및 데이터를 생성하도록 동작가능하다. ATE는 버스를 통하여 프로세서에 통신가능하게 연결된 복수의 FPGA 컴포넌트를 더 포함한다. FPGA 컴포넌트 각각은 DUT들 중 하나의 DUT를 시험하기 위해 프로세서로부터 투명하게 커맨드 및 데이터를 내부적으로 생성하도록 동작가능한 적어도 하나의 하드웨어 가속기 회로를 포함한다. 추가적으로, 시험기 프로세서는 여러 기능 모드들 중 하나에서 동작하도록 구성되는데, 기능 모드들은 프로세서 및 FPGA 컴포넌트 간에 커맨드 및 데이터를 생성하기 위한 기능을 할당하도록 구성된다.
원문URL http://click.ndsl.kr/servlet/OpenAPIDetailView?keyValue=03553784&target=KUPA&cn=KOR1020157025746
첨부파일

추가정보

과학기술표준분류, ICT 기술분류, IPC분류체계CODE, 주제어 (키워드) 순으로 구성된 표입니다.
과학기술표준분류
ICT 기술분류
IPC분류체계CODE G01R-031/319,G01R-031/28
주제어 (키워드)