3차원 다이 스택 디램에서의 가속 시스템
기관명 | NDSL |
---|---|
출원인 | , |
출원번호 | 10-2014-0021342 |
출원일자 | 2014-02-24 |
공개번호 | 20150903 |
공개일자 | 0000-00-00 |
등록번호 | |
등록일자 | 0000-00-00 |
권리구분 | KUPA |
초록 | 메모리 장치는, 페리퍼럴(peripheral), 인터페이스(interface) 및 비스트 모듈(BIST module) 중 적어도 하나를 구현하고 재구성 가속기(reconfigurable accelerator: RA)를 포함하는 로직 레이어(logic layer) - 상기 재구성 가속기는 상기 로직 레이어의 빈공간에 위치하며 상기 메모리 장치가 처리하는 작업의 적어도 일부를 처리함 -및 데이터를 저장하는 적어도 하나의 데이터 레이어(data layer)를 포함할 수 있다. |
원문URL | http://click.ndsl.kr/servlet/OpenAPIDetailView?keyValue=03553784&target=KUPA&cn=KOR1020140021342 |
첨부파일 |
과학기술표준분류 | |
---|---|
ICT 기술분류 | |
IPC분류체계CODE | G06F-012/00,G06F-013/14,G11C-005/02 |
주제어 (키워드) |