반도체 장치 및 반도체 장치의 제작 방법
기관명 | NDSL |
---|---|
출원인 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 |
출원번호 | 10-2016-0077897 |
출원일자 | 2016-06-22 |
공개번호 | 20160707 |
공개일자 | 0000-00-00 |
등록번호 | |
등록일자 | 0000-00-00 |
권리구분 | KUPA |
초록 | 금속 재료로 이루어지는 소스 전극 및 드레인 전극과, 산화물 반도체막이 직접 접하는 박막 트랜지스터 구조로 하면, 콘택트 저항이 높아질 우려가 있다.콘택트 저항이 높아지는 원인으로서는, 소스 전극 및 드레인 전극과, 산화물 반도체막의 접촉면에서 쇼트키 접합이 형성되는 것이 요인의 하나로서 생각된다. 산화물 반도체막과 소스 전극 및 드레인 전극 사이에 1nm 이상 10nm 이하의 크기의 결정립을 갖고, 채널 형성 영역이 되는 산화물 반도체막보다 캐리어 농도가 높은 산소 결핍 산화물 반도체층을 형성한다. |
원문URL | http://click.ndsl.kr/servlet/OpenAPIDetailView?keyValue=03553784&target=KUPA&cn=KOR1020160077897 |
첨부파일 |
과학기술표준분류 | |
---|---|
ICT 기술분류 | |
IPC분류체계CODE | H01L-029/786,H01L-029/45,H01L-029/49,H01L-029/66 |
주제어 (키워드) |