나노와이어 트랜지스터들을 위한 내부 스페이서들 및 그 제조 방법
기관명 | NDSL |
---|---|
출원인 | 인텔 코포레이션 |
출원번호 | 10-2016-7005655 |
출원일자 | 2016-03-02 |
공개번호 | 20160609 |
공개일자 | 0000-00-00 |
등록번호 | |
등록일자 | 0000-00-00 |
권리구분 | KUPA |
초록 | 본 설명의 나노와이어 트랜지스터는 그 제조 동안 희생 스페이서들을 사용하는 것에 의해 형성되는 내부 스페이서들에 의해 형성될 수 있다.일단 나노와이어 트랜지스터가 형성되면, 트랜지스터 게이트와 소스 및 드레인들 (각각) 사이에 배치된, 희생 스페이서들은 제거될 수 있다.나노와이어 트랜지스터의 채널 나노와이어들 사이의 희생 재료가 그리고 나서 제거될 수 있고, 유전체 재료가 채널 나노와이어들 사이의 스페이스들을 채우기 위해 퇴적될 수 있다.채널 나노와이어들 사이에 있지 않은 유전체 재료는 내부 스페이서들을 형성하기 위해 제거될 수 있다.트랜지스터 게이트와 소스 및 드레인들 (각각) 사이에 배치되는 외부 스페이서들은 그리고 나서 내부 스페이서들 및 트랜지스터 채널 나노와이어들에 인접하여 형성될 수 있다. |
원문URL | http://click.ndsl.kr/servlet/OpenAPIDetailView?keyValue=03553784&target=KUPA&cn=KOR1020167005655 |
첨부파일 |
과학기술표준분류 | |
---|---|
ICT 기술분류 | |
IPC분류체계CODE | H01L-029/66,H01L-029/06,H01L-029/41,H01L-029/786 |
주제어 (키워드) |