반도체 장치
기관명 | NDSL |
---|---|
출원인 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 |
출원번호 | 10-2016-0072442 |
출원일자 | 2016-06-10 |
공개번호 | 20160630 |
공개일자 | 0000-00-00 |
등록번호 | |
등록일자 | 0000-00-00 |
권리구분 | KUPA |
초록 | 반도체층을 게이트 전극층, 소스 전극층 및 드레인 전극층 위에 형성하는 경우라도, 소자 특성을 향상시키는 것과 함께, 소자의 신뢰성을 향상시키는 것이 목적의 하나가 된다. 게이트 전극층과, 게이트 전극층 위에 형성된 게이트 절연층과, 게이트 절연층을 개재하여 게이트 전극층의 일부와 중첩하도록 형성된 소스 전극층 및 드레인 전극층과, 게이트 절연층, 소스 전극층 및 드레인 전극층 위에 형성된 반도체층을 갖는 구조에 있어서, 소스 전극층과 드레인 전극층의 사이의 영역에 위치하는 게이트 절연층의 막 두께를 게이트 전극층과 소스 전극층의 사이에 형성된 게이트 절연층 및 게이트 전극층과 드레인 전극층의 사이에 형성된 게이트 절연층의 막 두께보다 얇게 되도록 형성한다. |
원문URL | http://click.ndsl.kr/servlet/OpenAPIDetailView?keyValue=03553784&target=KUPA&cn=KOR1020160072442 |
첨부파일 |
과학기술표준분류 | |
---|---|
ICT 기술분류 | |
IPC분류체계CODE | |
주제어 (키워드) |