반도체 장치 및 그 제작 방법
기관명 | NDSL |
---|---|
출원인 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 |
출원번호 | 10-2016-0030708 |
출원일자 | 2016-03-15 |
공개번호 | 20160407 |
공개일자 | 0000-00-00 |
등록번호 | |
등록일자 | 0000-00-00 |
권리구분 | KUPA |
초록 | 전기 특성 및 신뢰성이 높은 박막 트랜지스터를 갖는 반도체 장치, 및 상기 반도체 장치를 양산성(量産性) 높게 제작하는 방법을 제안하는 것이 과제가 된다. 반도체 층으로서 In, Ga, 및 Zn을 포함하는 산화물 반도체막을 사용하여 반도체 층의 채널 형성 영역과 중첩하는 영역에 채널 보호층을 형성하고, 반도체 층과 소스 전극층 및 드레인 전극층의 사이에 버퍼층이 형성된 역 스태거형(보텀 게이트 구조)의 박막 트랜지스터를 포함하는 것이 요지(要旨)가 된다.소스 전극 및 드레인 전극과 반도체 층의 사이에 반도체 층보다 캐리어 농도가 높은 버퍼층을 의도적으로 형성함으로써, 오믹 접촉(ohmic contact)을 형성한다. |
원문URL | http://click.ndsl.kr/servlet/OpenAPIDetailView?keyValue=03553784&target=KUPA&cn=KOR1020160030708 |
첨부파일 |
과학기술표준분류 | |
---|---|
ICT 기술분류 | |
IPC분류체계CODE | H01L-029/786,H01L-027/12,H01L-029/45 |
주제어 (키워드) |